Organizado por:
ISTEC
UTPL


Con el auspicio de:
XILINX


En colaboración con:

EET GESE IEEE-Loja
A quien va dirigido


Profesores, investigadores, estudiantes y profesionales con conocimientos básicos en lógica digital y arquitectura de procesadores.

 

Requisitos de conocimientos previos:

  • Conocimientos básicos de MatLab
  • Conocimientos básicos de teoría de señales
  • Conocimientos básicos de FPGAs